東芝正在打造高層閃存和ReRAM芯片，預計原型樣本將于明年推出

　　高層或3D芯片的想法是：我們可以回避閃存或內存芯片存儲密度增加的局限性，將它們向上堆疊，從而增加存儲密度，就像高層住宅能夠居住更多人一樣。

　　從Nikkei Electronics得知，東芝正在使用一種NAND、其p-BiCS技術以及ReRAM(阻性RAM)來構建3D堆疊，ReRAM是NAND潛在的替代技術，它結合了RAM和NAND的屬性來提供字節尋址能力、DRAM級速度和NAND非易失性。

　　正如下圖所示，3D閃存包含NAND堆疊層，它們通過通信孔(TSV或者Through Silicon Via)的來鏈接到堆棧基的堆棧控制器。這并不是將NAND芯片堆疊在另一個芯片之上，而是在單個芯片中堆疊NAND層。

        東芝p-BiCS技術

　　東芝的p-BiCS NAND有一個50納米大小的洞和16層，東芝的首席工程師Masaki Momodomi表示，當使用超過15層時，假設是類似的容量水平的話，p-BiCS要比普通的NAND更便宜。該公司計劃在明年提供128Gbit和256Gbit原型樣本，在2014年提供工程樣本，在2015年進行量產，我們還需要等待兩年才能在市面上看到這個產品。

　　ReRAM技術也是類似的時間表。它比NAND有更快的寫入時間，東芝認為ReRAM能夠發揮與p-BiCS不同的作用，它將用于比p-BiCS更接近CPU的未知，STT-RAM用于SSD中的高速緩存。Objective Analysis的Jim Handy表示：“ReRAM將被用于高性能應用程序，它們的寫入速度快于NAND，它們是隨機訪問設備，而NAND不是，它們不需要ECC，這些都能夠帶來更快性能。”

　　東芝的ReRAM技術的原型樣本、工程樣本和量產時間將于p-BiCS基本一致。東芝展示了64Gbit ReRAM設備的圖片，但東芝計劃提供相當容量的p-BiCS和ReRAM。

　　東芝計劃減小現有1Xnm(19納米)NAND單元的大小，將于今年推出1Ynm(據我們了解18-14納米)，明年推出1Znm(10-13納米)產品。

　　Handy表示：“所有這些新技術(MRAM、ReRAM、FRAM等)都比NAND有更好的表現(BiCS是NAND的一種)，但更加昂貴。對于內存而言，成本就是一切，這些替代品在這方面并沒有做好。這些技術的承諾是它們能夠跨越過去NAND的擴展限制，如果真的是這樣的話，它們最終將比NAND更便宜。”

　　“東芝談到1y和1z，19納米后的工藝。我懷疑NAND大約會在10納米停止擴展，但BiCS將導致NAND價格繼續下降。”

　　我們會繼續看到NAND尺寸下降嗎?還是通過3D從NAND的堆疊中獲得更多容量?Handy表示：“最新的ITRS(國際半導體技術發展路線圖)為NAND指出了兩個不同的方向，垂直(BiCS)和傳統。行業真的不知道未來將如何發展，但讓我們拭目以待。”

本文來源于網絡，如有侵權，請聯系我刪除。

如果大家對芯片堆疊系統有任何焊接疑問，我們可以提供專業的技術支持和服務。新品開發可以到我們公司進行新產品的芯片堆疊，我們中科同志科技的3D芯片堆疊系統、芯片堆疊系統、高真空爐已為多家公司解決了3D封裝的問題。